半導体

半導体事業について

半導体事業について

3つのコアテクノロジー

待機時電流を大幅にカットする低リークプロセス、システムのパワー効率を高めるアルゴリズム、低パワー・低電力化を極めたアナログ回路。

この3つのコアテクノロジーにより、私たちはお客様の期待を超えるようなアプリケーションへの発展を可能にするご提案をしていきます。

そして、お客様に役立つ最適化した製品・情報・サービスを最適なタイミングで提供し、製品採用検討段階から製品のご利用期間、そして次のビジネスにいたるお客様個々のサイクルを一貫してサポートします。

3つのコアテクノロジー

Low Power Analog IP Eco-friendly Power Algorithm Low Current Leakage Process True Partnership

Low Current Leakage Process 『待機時電流を大幅にカットする低リークプロセス』

待機時電流を大幅にカットする低リークプロセス

時計用CMOS LSIの開発を通じて私たちは、待機時電流をいかに抑制するかという課題に正面から向き合いました。
こうして蓄積した技術は、待機時電流を1/100まで低減したクロックICをはじめ、先進のLSIに活かされています。

高集積LSIやSoCでは待機時電流の抑制は大きな課題です。たとえば計時機能、ウェイクアップ機能などをSoCから分離することで、機器の待機時電流をnAレベルまでこだわって低減できます。

私たちは、低リークプロセスの独自のノウハウにより待機時電流を大幅にカットするというお客様のニーズにお応えします。

Eco-friendly Power Algorithm 『システムのパワー効率を高めるアルゴリズム』

システムのパワー効率を高めるアルゴリズム。

私たちは、ご提供する先進のLSIにおいて消費電力を抑制する回路設計を徹底し、ソフト・ハードの両面から、システム全体のパワー効率を高めるソリューションを提供しています。

たとえば、データ分割の最適化によりCPU負荷を低減するUSBコントローラ、プロトコル処理を担い低パワー化を実現するネットワークコントローラ、最適なクロック周波数で駆動し最低限の消費電力で動作可能なウォッチ用ICなど、システムのパワー効率を高めるために、数々のノウハウを最適化したアルゴリズムを提供。

商品開発の負荷を低減し、開発期間の短縮にも貢献できるサービスを実施しています。

Low Power Analog IP 『アナログ回路の低パワー・低電力化を極める』

アナログ回路の低パワー・低電力化を極める。

私たちは、時計用CMOS LSIに始まるアナログ回路の低パワー・低電力化に取り組んできた長年の実績を通じて獲得した独自技術により、たとえば低電力電源IPであるDC/DC、LDO、Detector、SWRegや低パワーアナログIP群としてのADC、PLL、リアルタイムクロックなど、数々のアナログIPコアを開発。

複数のアナログIPを組み合わせてお客様に提供し、携帯機器に必須の低パワー化を実現しています。

私たちは低パワーアナログIPを活用して、お客様のスピーディな商品開発、商品の低パワー・低電力化を戦略的にサポートしています。

True Partnership

商品開発に戦略的に貢献できる真のパートナー。

お客様の用途に最適化した製品・情報・サービスを最適なタイミングで提供し、製品採用検討段階から製品をご利用いただいている期間、そして、次のビジネスにいたるまでのお客様のサイクルを一貫してサポート。

“お客様の希望を第一に考える”を基本とし、カスタマイズ品はもとより、汎用品に至るまでお客様ごとのご要望にあわせた製品、サービス、サポートを提供。納品まできめ細やかに対応いたします。

また、長期的で親密な真のパートナーシップを構築し、製品はもとより、お客様の商品の価値を最大化できる提案に力を入れ、お客様とともに、人びとや社会の環境保全、安全で健康な生活に貢献していきます。